Cadence SPB使用方法
1.在用OrCad Capture CIS画电路原理图时，不同电路图页面之间的信号互联， 单信号线(wire)用分贝端口连接器（Off Page Connector)实现互联，总线
(Bus)用端口（Port疾现互连（也可以用分奴端口连接器（Off Page Connector)).
2.特別注意：在FPGA原理图设计中，在为FPGA设计原理图符号时，一般要将FPGA 分为多个部分，这时一定要注意在管脚功能划分时，要将Bank2中用于配罝的 管脚，包括：配罝模式选择管脚M0、M1, CCLK, DIN, INIT_B等与TMS, TCK，TDO, TDI 等一起划分到FPGA的配置（Configuration)部分。
3.在OrCad Capture CIS中制作原理图符号时，如果器件有多个（两个以上）管 脚名称（pin name)相同，在保存该元件时就会弹出以下聱告信息：
因为ORCAD的封装（原理图符号）是有规则的，只有管脚为POWER属性才能同 名，比如VCC,GND的管脚名等等，很好理解，这些属性在画PCB的时候默认的是同 一个网络，是要连接在一起的，如GND连GND, VCC连VCC,有时候有很多的空脚NC 最好用NC1,NC2...來描述，避免不必要的错误，有的甚至连POWER属性的管脚名 都不做重复的s如果忽略这些这些鳘告信息，则当使用这些元件符号画电路图， 在生成网表（Create Netlist)时就会产生错误：
#79 Error [ALG0050] Duplicate Pin Name *SW* found on Package LM2852Y , U21 Pin Number 9: SCHEMATIC1, POWER SUPLLY (1.80, 3.20). Please renumber one of these.
这时选中设计，可以利用accessories菜单的libcorrectionut i卜library verification / correction宋批量修改重复皆脚定义（即：批量把重复的管脚 名改为不同）? （accessories-libcorrectionutil-library verification/ correction)但是通过这种方法只能修改元件阐library中的元件，不能更新到 原理阁页面中。