芜湖莫森泰克电子研发部设计规范规范编号：QMD-J001-2009印刷电路板(PCB)通用设计规范 V001 电子研发部 陶华胜 2009-7-24 芜湖莫森泰克电子研发部设计规范规范编号：QMD-J001-2009目录 1.适用范围……..3 2.引用标准……..3 3.术语…..3 4.目的…..3 4.1提供必须遵守的规则和约定...3 4.2提高PCB设计质量和设计效率3 5.设计任务管理.3 5.1PCB设计申请流程…….……3 5.2理解设计要求并制定计划..….……3 6过程…...4 5.3创建目录…….4 5.4布局….4 5.5设置布线约束条件…..5 5.6布线前的仿真...8 5.7布线…...8 5.8后仿真及设计优化….13 5.9工艺设计要求.13 7设计评审…….14 7.1评审流程…….14 7.2自检项目……...……..14 芜湖莫森泰克电子研发部设计规范规范编号：QMD-J001-20091.适用范围 本《规范》适用于莫森泰克公司电子研发部发布CAD设计的所有印制电路板（简称PCB）。 2.引用标准 下列标准包含的条文，通过在本标准中引用而构成本标准的条文。在标准出版时，所示版本 均为有效。所有标准都会被修订，使用本标准的各方应探讨，使用下列标准最新版本的可能性。 GB4588.3-2002印刷电路板设计和使用 QMD-J002-2009印刷电路板（PCB）工艺设计规范 3.术语 PCB（PrintcircuitBoard)：印刷电路板。 原理图：电路原理图，用原理图设计工具绘制的、表达硬件电路中各种器件之间的连接关系 的图。 网络表：由原理图设计工具自动生成的、表达元器件电气连接关系的文本文件，一般包含元 器件封装、网络列表和属性定义等组成部分。 布局：PCB设计过程中，按照设计要求，把元器件放置到板上的过程。 4.目的 4.1.本规范归定了我司PCB设计的流程和设计原则，主要目的是为PCB设计者提供必须遵循 的规则和约定。 4.2提高PCB设计质量和设计效率。提高PCB的可生产性、可测试、可维护性。 5.设计任务受理 5.1.PCB设计申请流程当硬件项目人员需要进行PCB设计时，须提出投板申请，并经经理批准 后，流程状态到达指定的PCB设计部门审批，此时硬件项目人员须准备好以下资料： 经过评审的，完全正确的原理图，包括纸面文件和电子件；正式的BOM；PCB结构图，应 标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区等相关尺寸； 对于新器件需要提供封装资料；以上资料经指定的PCB设计部门审批合格并指定PCB 设计者后方可开始PCB设计。 5.2理解设计要求并制定设计计划 5.2.1仔细审读原理图，理解电路的工作条件。如模拟电路的工作频率，数字电路的工作速度等 与布线要求相关的要素。理解电路的基本功能、在系统中的作用等相关问题。 5.2.2.在与原理图设计者充分交流的基础上，确认板上的关键网络，如电源、时钟、高速总线 等，了解其布线要求。理解板上的高速器件及其布线要求。 5.2.3对原理图进行规范性审查。 5.2.4对于原理图中不符合硬件原理图设计规范的地方，要明确指出，并积极协助原理图设计者 进行修改。 5.2.5在与原理图设计者交流的基础上制定出单板的PCB设计计划，填写设计记录表，计划要包 芜湖莫森泰克电子研发部设计规范规范编号：QMD-J001-2009含设计过程中原理图输入、布局完成、布线完成、信号完整性分析等关键检查点的时间要 求。设计计划应由PCB设计者和原理图设计者双方签字认可。 5.2.6必要时，设计计划应征得上级主管的批准。 6.设计过程 6.1创建网络表 6.1.1网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和PCB设计工具的 特性，选用正确的网络表格式，创建符合要求的网络表。 6.1.2创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。保 证网络表的正确性和完整性。 6.1.3确定器件的封装（PCBFOOTPRINT）． 6.1.4创建PCB板 根据单板结构图或对应的标准板框,创建PCB设计文件；注意正确选定单板坐标原点的 位置，原点的设置原则：A.单板左边和下边的延长线交汇点。 B.单板左下角的第一个焊盘。板框四周倒圆角，倒角半径5mm。特殊情况参考结构设计 要求。 6.2布局 6.2.1根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些 器件赋予不可移动属性。按工艺设计规范的要求进行尺寸标注。 6.2.2根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某 些元件的特殊要求，设置禁止布线区。 6.2.3综合考虑PCB性能和加工的效率选择加工流程。加工工艺的优选顺序为：元件面单面贴 装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面 贴插混装、焊接面贴装。 6.2.4布局操作的基本原则 6.2.4.1遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布 局． 6.2.4.2布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件． 6.2.4.3布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电 流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频 元器件的间隔要充分． 6.2.4.4相同结构电路部分，尽可能采用“对称式”标准布局； 6.2.4.5按照均匀分布、重心平衡、版面美观的标准优化布局； 6.2.4.6器件布局栅格的设置，一般IC器件布局时，栅格应为50--100mil,小型表面安装器件，如表面 贴装元件布局时，栅格设置应不少于25mil。 6.2.4.7如有特殊布局要求，应双方沟通后确定。 6.2.5同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力 争在X或Y方向上保持一致，便于生产和检验。 芜湖莫森泰克电子研发部设计规范规范编号：QMD-J001-2009 6.2.6发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏 感器件应远离发热量大的元器件。 6.2.7元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件 周围要有足够的空间。 6.2.8需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需 要接地时,应采用分布接地小孔的方式与地平面连接。 6.2.9焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直，阻排 及SOP（PIN间距大于等于1.27mm）元器件轴向与传送方向平行；PIN间距小于1.27mm （50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。 6.2.10BGA与相邻元件的距离5mm。其它贴片元件相互间的距离≥0.5mm；贴装元件焊盘的外 侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能 有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。 6.2.11IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最 短。 6.2.12元件布局时,应适当考虑使用同一种电源的器件尽量放在一起,以便于将来的电源分隔。 6.2.13用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近 该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端与 终端，对于多负载的终端匹配一定要在信号的最远端匹配。 6.2.14布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板 和接插件的信号对应关系，经确认无误后方可开始布线。 6.3设置布线约束条件 6.3.1报告设计参数 布局基本确定后，应用PCB设计工具的统计功能，报告网络数量，网络密度，平均管脚密度 等基本参数，以便确定所需要的信号布线层数。信号层数的确定可参考以下经验数据 Pin密度信号层数板层数 1.0以上22 0.6-1.024 0.4-0.646 0.3-0.468 0.2-0.3812 <0.21014 注：PIN密度的定义为：板面积（平方英寸）/（板上管脚总数/14） 布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造成本和交货期等因 素。 6.3.1.1布线层设置在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。所有布 线层都尽量靠近一平面层，优选地平面为走线隔离层。为了减少层间信号的电磁干扰，相 邻布线层的信号线走向应取垂直方向。可以根据需要设计1--2个阻抗控制层，如果需要更多的 阻抗控制层需要与PCB产家协商。阻抗控制层要按要求标注清楚。将单板上有阻抗控制要求 的网络布线分布在阻抗控制层上。 6.3.1.2线宽和线间距的设置线宽和线间距的设置要考虑的因素 5